<?xml version="1.0" encoding="ISO-8859-1"?>
<metadatalist>
	<metadata ReferenceType="Report">
		<identifier>8JMKD3MGP3W34R/42UPHLE</identifier>
		<repository>sid.inpe.br/mtc-m21c/2020/08.01.21.47</repository>
		<metadatarepository>sid.inpe.br/mtc-m21c/2020/08.01.21.47.53</metadatarepository>
		<site>mtc-m21c.sid.inpe.br 806</site>
		<holdercode>{isadg {BR SPINPE} ibi 8JMKD3MGPCW/3DT298S}</holdercode>
		<citationkey>MelloCarvGuerDuar:2006:PrVHCi</citationkey>
		<author>Mello, Yegor Gomes de,</author>
		<author>Carvalho, Manoel Jozeane Mafra de,</author>
		<author>Guerreiro, Ana Maria Guimarães,</author>
		<author>Duarte, José Marcelo Lima,</author>
		<group></group>
		<group>CRN-CCR-INPE-MCT-BR</group>
		<group></group>
		<group>CRN-CCR-INPE-MCT-BR</group>
		<affiliation>Universidade Federal do Rio Grande do Norte (UFRN)</affiliation>
		<affiliation>Instituto Nacional de Pesquisas Espaciais (INPE)</affiliation>
		<affiliation>Universidade Federal do Rio Grande do Norte (UFRN)</affiliation>
		<affiliation>Instituto Nacional de Pesquisas Espaciais (INPE)</affiliation>
		<electronicmailaddress>yegor_melo@crn.inpe.br</electronicmailaddress>
		<electronicmailaddress>manoel@crn.inpe.br</electronicmailaddress>
		<electronicmailaddress>anamaria@dca.ufrn.br</electronicmailaddress>
		<electronicmailaddress>jmarcelo@crn.inpe.br</electronicmailaddress>
		<title>Programação em VHDL de circuitos lógicos para implementação em FPGA</title>
		<year>2006</year>
		<institution>Instituto Nacional de Pesquisas Espaciais</institution>
		<city>São José dos Campos</city>
		<keywords>VHDL, circuitos lógicos, FPGA.</keywords>
		<abstract>Esse Projeto foi iniciado em Fevereiro de 2006, com o objetivo de desenvolver códigos de descrição de Circuitos Lógicos bem como a implementação dos mesmos. A aplicação inicial desse projeto foi dar auxílio a um outro projeto de Demodulação de Sinais usando o Costas Loop, um tipo de PLL Phase-Locked Loop (ou Malha de Captura de Fase). O auxílio dado ao projeto é referente à Programação em VHDL "VHSIC Hardware Description Language (Circuito Integrado de Altíssima Velocidade em Linguagem de Descrição de Hardware), linguagem usada para facilitar o design de circuitos digitais em FPGAs Field Programable Gate Array (Matriz de Portas Lógicas Programáveis no Campo).</abstract>
		<numberofpages>30</numberofpages>
		<notes>Bolsa PIBIC/INPE/CNPq</notes>
		<language>pt</language>
		<type>RPQ</type>
		<dissemination>BNDEPOSITOLEGAL</dissemination>
		<area>ETES</area>
		<size>4291 KiB</size>
		<numberoffiles>1</numberoffiles>
		<targetfile>Yegor Gomes de Mello.pdf</targetfile>
		<lastupdate>2020:08.01.21.47.53 urlib.net/www/2017/11.22.19.04 simone</lastupdate>
		<metadatalastupdate>2020:08.01.21.47.53 urlib.net/www/2017/11.22.19.04 simone {D 2006}</metadatalastupdate>
		<mirrorrepository>urlib.net/www/2017/11.22.19.04.03</mirrorrepository>
		<username>simone</username>
		<usergroup>simone</usergroup>
		<visibility>shown</visibility>
		<transferableflag>1</transferableflag>
		<hostcollection>urlib.net/www/2017/11.22.19.04</hostcollection>
		<documentstage>not transferred</documentstage>
		<readpermission>allow from all</readpermission>
		<agreement>agreement.html .htaccess .htaccess2</agreement>
		<lasthostcollection>urlib.net/www/2017/11.22.19.04</lasthostcollection>
		<url>http://mtc-m21c.sid.inpe.br/rep-/sid.inpe.br/mtc-m21c/2020/08.01.21.47</url>
	</metadata>
</metadatalist>