Fechar
Metadados

%0 Report
%4 sid.inpe.br/mtc-m21c/2020/08.01.21.47
%2 sid.inpe.br/mtc-m21c/2020/08.01.21.47.53
%A Mello, Yegor Gomes de,
%A Carvalho, Manoel Jozeane Mafra de,
%A Guerreiro, Ana Maria Guimarães,
%A Duarte, José Marcelo Lima,
%@affiliation Universidade Federal do Rio Grande do Norte (UFRN)
%@affiliation Instituto Nacional de Pesquisas Espaciais (INPE)
%@affiliation Universidade Federal do Rio Grande do Norte (UFRN)
%@affiliation Instituto Nacional de Pesquisas Espaciais (INPE)
%@electronicmailaddress yegor_melo@crn.inpe.br
%@electronicmailaddress manoel@crn.inpe.br
%@electronicmailaddress anamaria@dca.ufrn.br
%@electronicmailaddress jmarcelo@crn.inpe.br
%T Programação em VHDL de circuitos lógicos para implementação em FPGA
%D 2006
%I Instituto Nacional de Pesquisas Espaciais
%C São José dos Campos
%K VHDL, circuitos lógicos, FPGA.
%X Esse Projeto foi iniciado em Fevereiro de 2006, com o objetivo de desenvolver códigos de descrição de Circuitos Lógicos bem como a implementação dos mesmos. A aplicação inicial desse projeto foi dar auxílio a um outro projeto de Demodulação de Sinais usando o Costas Loop, um tipo de PLL Phase-Locked Loop (ou Malha de Captura de Fase). O auxílio dado ao projeto é referente à Programação em VHDL "VHSIC Hardware Description Language (Circuito Integrado de Altíssima Velocidade em Linguagem de Descrição de Hardware), linguagem usada para facilitar o design de circuitos digitais em FPGAs Field Programable Gate Array (Matriz de Portas Lógicas Programáveis no Campo).
%P 30
%O Bolsa PIBIC/INPE/CNPq
%@language pt
%9 RPQ
%3 Yegor Gomes de Mello.pdf


Fechar