| 1. Identificação | ||||
| Tipo de Referência | Artigo em Evento (Conference Proceedings) | |||
| Site | mtc-m21c.sid.inpe.br | |||
| Código do Detentor | isadg {BR SPINPE} ibi 8JMKD3MGPCW/3DT298S | |||
| Identificador | 8JMKD3MGP3W34R/3RKC6E5 | |||
| Repositório | sid.inpe.br/mtc-m21c/2018/08.10.15.32 | |||
| Última Atualização | 2020:05.25.15.26.29 (UTC) simone | |||
| Repositório de Metadados | sid.inpe.br/mtc-m21c/2018/08.10.15.32.36 | |||
| Última Atualização dos Metadados | 2022:09.14.20.11.30 (UTC) administrator | |||
| Chave Secundária | INPE--PRE/ | |||
| Chave de Citação | LimaDuar:2018:ImDeSB | |||
| Título | Implementação de um decodificador SBCDA/Argos em FPGA  | |||
| Ano | 2018 | |||
| Data de Acesso | 16 jun. 2024 | |||
| Tipo Secundário | PRE CN | |||
| Número de Arquivos | 1 | |||
| Tamanho | 63 KiB | |||
| 2. Contextualização | ||||
| Autor | 1 Lima, Raffael Sadite Cordoville Gomes de 2 Duarte, José Marcelo Lima | |||
| Grupo | 1 2 CRCRN-COCRE-INPE-MCTIC-GOV-BR | |||
| Afiliação | 1 Universidade Federal do Rio Grande do Norte (UFRN) 2 Instituto Nacional de Pesquisas Espaciais (INPE) | |||
| Endereço de e-Mail do Autor | 1 raffaelsadite@live.com 2 jose.duarte@inpe.br | |||
| Nome do Evento | Seminário de Iniciação Científica e Iniciação em Desenvolvimento Tecnológico e Inovação (SICINPE) | |||
| Localização do Evento | São José dos Campos, SP | |||
| Data | 30-31 jul. | |||
| Histórico (UTC) | 2018-08-10 15:32:36 :: simone -> administrator :: 2018-08-11 04:11:44 :: administrator -> simone :: 2018 2018-08-29 17:04:00 :: simone -> administrator :: 2018 2019-01-14 17:06:33 :: administrator -> simone :: 2018 2020-05-25 15:26:29 :: simone -> administrator :: 2018 2022-09-14 20:11:30 :: administrator -> simone :: 2018 | |||
| 3. Conteúdo e estrutura | ||||
| É a matriz ou uma cópia? | é a matriz | |||
| Estágio do Conteúdo | concluido | |||
| Transferível | 1 | |||
| Tipo do Conteúdo | External Contribution | |||
| Tipo de Versão | publisher | |||
| Resumo | Este trabalho, iniciado em setembro de 2017, tem como objetivo dar continuidade ao projeto de Iniciação Científica em andamento desde 2013, que consiste em desenvolver um modelo em MatLab para o decodificador do sinal do Sistema Brasileiro de Coleta de Dados Ambientais (SBCDA/Argos), o qual seria futuramente implementado em um FPGA. A proposta inicial é que o decodificador realize o processamento do sinal utilizando algoritmos de baixa complexidade computacional, para facilitar sua futura implementação em um nanossatélite. O decodificador embarcado em hardware pode ser visto como três blocos principais: o detector, que identifica sinais de Plataformas Terminal Transmissoras (PTTs); o demodulador, que extrai a informação dos sinais transmitidos pelas PTTs; e finalmente o terceiro para decodificar os dados dos sinais demodulados. Devido ao não sincronismo entre as PTTs, observou-se a necessidade de operação multicanal do decodificador. No início deste trabalho, a descrição RTL havia sido concluída e encontrava-se operacional para o decodificador de canal único, o processamento de múltiplos canais estava sendo efetuado através do paralelismo dos decodificadores de PTTS (PTTDs). A proposta atual do trabalho é a otimização do hardware de demodulação existente, analisando a eficiência de cada uma das operações (sub-blocos) codificadas em RTL e alterando sua arquitetura para operação multicanal. A nova versão do hardware foi validada através da comparação da sua resposta à do modelo MatLab, submetidos ao mesmo estímulo. A análise de síntese efetuada para o mesmo FPGA apresentou reduções de utilização de hardware, em comparação com a versão anterior, de: 93,7% dos blocos de memória, 47% dos DSPs, 83,7% das LUTs e 47,3% das SLEs utilizadas. Essa economia de hardware possibilitou que se trabalhasse com um FPGA menor, da mesma família do anterior. Atualmente está sendo realizada a integração do decodificador com a interface AHB que o conecta ao microcontrolador. Os testes de comunicação da interface AHB estão sendo realizados com ajuda do Libero SoC, que permite a criação de um microcontrolador virtual para tal simulação. Posteriormente, faremos a descarga do firmware na placa do FPGA para realizarmos os testes finais. | |||
| Área | ETES | |||
| Arranjo 1 | urlib.net > BDMCI > Fonds > Produção anterior à 2021 > CRCRN > Implementação de um... | |||
| Arranjo 2 | urlib.net > BDMCI > Fonds > Acervo PIBIC/PIBITI > PIBIC/PIBITI 2018 > Implementação de um... | |||
| Conteúdo da Pasta doc | acessar | |||
| Conteúdo da Pasta source | não têm arquivos | |||
| Conteúdo da Pasta agreement |
| |||
| 4. Condições de acesso e uso | ||||
| URL dos dados | http://mtc-m21c.sid.inpe.br/ibi/8JMKD3MGP3W34R/3RKC6E5 | |||
| URL dos dados zipados | http://mtc-m21c.sid.inpe.br/zip/8JMKD3MGP3W34R/3RKC6E5 | |||
| Idioma | pt | |||
| Arquivo Alvo | Lima_implementacao.pdf | |||
| Grupo de Usuários | simone | |||
| Grupo de Leitores | administrator simone | |||
| Visibilidade | shown | |||
| Permissão de Atualização | não transferida | |||
| 5. Fontes relacionadas | ||||
| Unidades Imediatamente Superiores | 8JMKD3MGPCW/3EUAPES 8JMKD3MGPDW34P/478H8K5 | |||
| Lista de Itens Citando | sid.inpe.br/bibdigital/2013/10.03.20.46 5 sid.inpe.br/mtc-m16c/2022/07.08.19.44 5 | |||
| Acervo Hospedeiro | urlib.net/www/2017/11.22.19.04 | |||
| 6. Notas | ||||
| Notas | Bolsa PIBIC/INPE/CNPq | |||
| Campos Vazios | archivingpolicy archivist booktitle callnumber copyholder copyright creatorhistory descriptionlevel dissemination doi e-mailaddress edition editor format isbn issn keywords label lineage mark mirrorrepository nextedition numberofvolumes orcid organization pages parameterlist parentrepositories previousedition previouslowerunit progress project publisher publisheraddress readpermission resumeid rightsholder schedulinginformation secondarydate secondarymark serieseditor session shorttitle sponsor subject tertiarymark tertiarytype type url volume | |||
| 7. Controle da descrição | ||||
| e-Mail (login) | simone | |||
| atualizar | ||||