Close
Metadata

1. Identity statement
Reference TypeThesis or Dissertation (Thesis)
Sitemarte3.sid.inpe.br
Holder Codeisadg {BR SPINPE} ibi 8JMKD3MGPCW/3DT298S
Identifier8JMKD3MGPAW/PUCQNB
Repositorysid.inpe.br/iris@1905/2005/07.28.23.25.30   (restricted access)
Last Update2017:10.31.18.23.39 (UTC) viveca@sid.inpe.br
Metadata Repositorysid.inpe.br/iris@1905/2005/07.28.23.25.38
Metadata Last Update2018:06.06.04.13.51 (UTC) administrator
Secondary KeyINPE-5459-TAE/017
Label6539
Citation KeySantos:1992:PrImAr
TitleProjeto e implementacao de uma arquitetura paralela para aplicacoes em filtragem e controle
Alternate Titlex
Year1992
Secondary Date19930416
Date1992
Access Date2024, Apr. 28
Thesis TypeDissertação de Mestrado
Secondary TypeTAE
Number of Pages113
Number of Files1
Size1844 KiB
2. Context
AuthorSantos, Walter Abrahao dos
e-Mail Addressviveca@sid.inpe.br
UniversityITA
CitySao Jose dos Campos
History (UTC)2008-09-10 20:02:09 :: administrator -> jefferson ::
2009-06-02 19:03:49 :: jefferson -> banon ::
2009-06-02 19:29:42 :: banon -> administrator ::
2009-07-08 21:01:37 :: administrator -> jefferson ::
2009-07-09 15:51:40 :: jefferson -> administrator ::
2010-04-30 15:24:43 :: administrator -> jefferson ::
2010-04-30 15:33:29 :: jefferson -> administrator ::
2012-10-31 01:31:29 :: administrator -> viveca@sid.inpe.br :: 1992
2017-10-31 18:23:39 :: viveca@sid.inpe.br -> administrator :: 1992
2018-06-06 04:13:51 :: administrator -> viveca@sid.inpe.br :: 1992
3. Content and structure
Is the master or a copy?is the master
Content Stagecompleted
Transferable1
Content TypeExternal Contribution
KeywordsPROCESSAMENTO DIGITAL DE IMAGENS
ARQUITETURA (COMPUTACAO)
PROCEDIMENTO PARALELO
AbstractEste trabalho apresenta o projeto, a implementacao e a aplicacao em tempo real de uma arquitetura multiprocessadora de baixo custo e com alta capacidade para processamento numerico. Dois processadores digitais de sinais TMS320C30 sao empregados para processamento numerico intensivo, e um microcontrolador PCB80C552 faz a interface da arquitetura com sistemas analogicos/digitais. Um microcomputador IBM-PC e empregado como hospedeiro, plataforma de desenvolvimento de aplicativos e interface eficiente com o usuario. Os processadores se comunicam via memoria SRAM de duplo acesso atraves de um protocolo dirigido por interrupcoes. Alem de flexivel, a arquitetura pode ser expandida para implementacao em hipercubo. Aplicacoes em tempo real de filtragem e controle adaptativo sao apresentados e discutidas. Uma metodologia baseada em heuristica para a paralelizacao de algoritmos seriais em equivalentes paralelos mapeados na arquitetura e proposta.
AreaETES
doc Directory Contentaccess
source Directory Content
lista_resumo.php?num_tese=000551325 02/06/2009 16:03 6.7 KiB 
agreement Directory Contentthere are no files
4. Conditions of access and use
Languagept
Target File5459.pdf
User Groupadministrator
jefferson
Visibilityshown
Copy HolderSID/SCD
Read Permissiondeny from all
Update Permissionnot transferred
5. Allied materials
URL (untrusted data)http://www.bd.bibl.ita.br/tesesdigitais/lista_resumo.php?num_tese=000551325
Host Collectionsid.inpe.br/banon/2001/04.03.15.36
6. Notes
Empty Fieldsacademicdepartment affiliation archivingpolicy archivist callnumber committee copyright course creatorhistory descriptionlevel dissemination doi electronicmailaddress format group isbn issn lineage mark mirrorrepository nextedition nexthigherunit notes number orcid parameterlist parentrepositories previousedition previouslowerunit progress readergroup resumeid rightsholder schedulinginformation secondarymark session shorttitle sponsor subject tertiarymark tertiarytype versiontype
7. Description control
e-Mail (login)viveca@sid.inpe.br
update 


Close